{[ promptMessage ]}

Bookmark it

{[ promptMessage ]}

ch8 - Chapter 8 Main Memory Chapter 8 Memory Management s...

Info iconThis preview shows pages 1–9. Sign up to view the full content.

View Full Document Right Arrow Icon
Chapter 8:  Main Memory Chapter 8:  Main Memory
Background image of page 1

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full Document Right Arrow Icon
8.2 Silberschatz, Galvin and Gagne ©2005 Operating System Concepts – 7 th  Edition, Feb 22, 2005 Chapter 8:  Memory Management Chapter 8:  Memory Management Background Swapping  Contiguous Memory Allocation Paging Structure of the Page Table Segmentation Example: The Intel Pentium
Background image of page 2
8.3 Silberschatz, Galvin and Gagne ©2005 Operating System Concepts – 7 th  Edition, Feb 22, 2005 Objectives Objectives To provide a detailed description of various ways of  organizing memory hardware To discuss various memory-management techniques,  including paging and segmentation To provide a detailed description of the Intel Pentium, which  supports both pure segmentation and segmentation with  paging
Background image of page 3

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full Document Right Arrow Icon
8.4 Silberschatz, Galvin and Gagne ©2005 Operating System Concepts – 7 th  Edition, Feb 22, 2005 Background Background Program must be brought (from disk)  into memory and placed  within a process for it to be run Main memory and registers are only storage CPU can access  directly Register access in one CPU clock (or less) Main memory can take many cycles Cache  sits between main memory and CPU registers Protection of memory required to ensure correct operation
Background image of page 4
8.5 Silberschatz, Galvin and Gagne ©2005 Operating System Concepts – 7 th  Edition, Feb 22, 2005 Base and Limit Registers Base and Limit Registers A pair of  base  and  limit  registers define the logical address space
Background image of page 5

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full Document Right Arrow Icon
8.6 Silberschatz, Galvin and Gagne ©2005 Operating System Concepts – 7 th  Edition, Feb 22, 2005 Binding of Instructions and Data to Memory Binding of Instructions and Data to Memory Address binding of instructions and data to memory addresses  can happen at three different stages Compile time :  If memory location known  a priori absolute  code  can be generated; must recompile code if starting  location changes Load time :  Must generate  relocatable code   if memory  location is not known at compile time Execution time :  Binding delayed until run time if the  process can be moved during its execution from one  memory segment to another.  Need hardware support for  address maps (e.g.,  base  and  limit   registers )
Background image of page 6
8.7 Silberschatz, Galvin and Gagne ©2005 Operating System Concepts – 7 th  Edition, Feb 22, 2005 Multistep Processing of a User Program  Multistep Processing of a User Program 
Background image of page 7

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full Document Right Arrow Icon
8.8 Silberschatz, Galvin and Gagne ©2005 Operating System Concepts – 7 th  Edition, Feb 22, 2005 Logical vs. Physical Address Space Logical vs. Physical Address Space The concept of a logical address space that is bound to a  separate  physical address space
Background image of page 8
Image of page 9
This is the end of the preview. Sign up to access the rest of the document.

{[ snackBarMessage ]}

Page1 / 57

ch8 - Chapter 8 Main Memory Chapter 8 Memory Management s...

This preview shows document pages 1 - 9. Sign up to view the full document.

View Full Document Right Arrow Icon bookmark
Ask a homework question - tutors are online