Actividad de aprendizaje 3. Procesador MIPS.docx - Alumno Romero S\u00e1nchez Oliver Matr\u00edcula 101429 Grupo K058 Materia Arquitectura de computadoras

Actividad de aprendizaje 3. Procesador MIPS.docx - Alumno...

This preview shows page 1 - 4 out of 9 pages.

Alumno: Romero Sánchez Oliver Matrícula: 101429 Grupo: K058 Materia: Arquitectura de computadoras Asesor: Mtro. Ricardo Vera Ugarte Actividad de aprendizaje 3. Procesador MIPS Ciudad Nezahualcóyotl, domingo 14 de abril de 2019
Image of page 1
Arquitectura MIPS La arquitectura MIPS (Microprocessor without Interlocked Pipelined Stages) es una arquitectura de procesadores desarrollada por la empresa MIPS Technologies. Hay múltiples versiones de MIPS: incluyendo MIPS I, II, III, IV y V; también hay 5 versiones de MIPS32/64 (implementaciones de 32bit y 64bit respectivamente). Las primeras versiones de MIPS eran exclusivamente de 32bits. MIPS32/64 se diferencia principalmente de MIPS I-V al definir el modo “Privilegiado de control del kernel del sistema” además del modo de usuario normal presente en MIPS I-V. La arquitectura MIPS presenta un concepto semimodular, ya que se puede aumentar sus funcionalidades base con extensiones opcionales, entre estas extensiones podemos encontrar: MIPS-3D: Contiene un simple set de instrucciones SIMD de punto-flotante dedicadas a tareas de procesamiento 3D. MDMX(MaDMaX): Es un set muy amplio de instrucciones SIMD enteras, estas instrucciones usan registros de punto-flotante de 64bits. MIPS16e: Añade compresión al flujo de instrucciones con el fin de hacer que los programas ocupen menos espacio en memoria. MIPS MT: Añade funcionalidades de procesamiento multihilo. Esta arquitectura está fuertemente influenciada por la arquitectura RISC (del inglés Reduced Instruction Set Computer, en español Computador con Conjunto de Instrucciones Reducidas) la cual es un tipo de diseño de CPU generalmente utilizado en microprocesadores o microcontroladores con las siguientes características fundamentales: 1. Instrucciones de tamaño fijo y presentadas en un reducido número de formatos. 2. Solo las instrucciones de carga y almacenamiento acceden a la memoria de datos. Además, estos procesadores suelen disponer de muchos registros de propósito general. El objetivo de diseñar máquinas con esta arquitectura es posibilitar la segmentación y el paralelismo en la ejecución de instrucciones y reducir los accesos a memoria.
Image of page 2
Formato de instrucciones: Antes de ser utilizado en una instrucción aritmética, todo dato debe ser cargado previamente en un registro de propósito general. Tamaño de las instrucciones: 32 bits. Número de operandos: 0-3. Instrucciones de carga o almacenamiento: 2 operandos, uno en registro y el otro en memoria (de 8, 16 o 32 bits).
Image of page 3
Image of page 4

  • Left Quote Icon

    Student Picture

  • Left Quote Icon

    Student Picture

  • Left Quote Icon

    Student Picture