vhdlintro - Universitt Hamburg MIN-Fakultt Department...

Info iconThis preview shows pages 1–9. Sign up to view the full content.

View Full Document Right Arrow Icon

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full DocumentRight Arrow Icon

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full DocumentRight Arrow Icon

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full DocumentRight Arrow Icon

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full DocumentRight Arrow Icon
This is the end of the preview. Sign up to access the rest of the document.

Unformatted text preview: Universitt Hamburg MIN-Fakultt Department Informatik VHDL-Einfhrung VHDL-Einfhrung / HDL-bersicht http://tams-www.informatik.uni-hamburg.de Andreas Mder Universitt Hamburg Fakultt fr Mathematik, Informatik und Naturwissenschaften Department Informatik Technische Aspekte Multimodaler Systeme Oktober 2008 A. Mder 1 Universitt Hamburg MIN-Fakultt Department Informatik VHDL VHDL-Einfhrung Gliederung VHDL Konzepte sequenzieller Code konkurrenter Code Simulation VHDL Einheiten struktureller Code Entwurfsmethodik Hardwarebeschreibungssprachen A. Mder 2 Universitt Hamburg MIN-Fakultt Department Informatik VHDL - Konzepte VHDL-Einfhrung VHDL VHDL V HSIC H ardware D escription L anguage V ery H igh S peed I ntegrated C ircuit I digitale Systeme I Modellierung/Beschreibung I Simulation I Dokumentation I Komponenten I Standard ICs I anwendungsspezifische Schaltungen: ASICs, FPGAs I Systemumgebung: Protokolle, Software, . . . A. Mder 3 Universitt Hamburg MIN-Fakultt Department Informatik VHDL - Konzepte VHDL-Einfhrung VHDL (cont.) I Abstraktion I von der Spezifikation Algorithmen und Protokolle I ber die Implementation Register-Transfer Modelle I bis hin zum fertigen Entwurf Netzliste mit Backannotation VHDL durchgngig einsetzbar Simulation immer mglich Entwicklung I 1983 vom DoD initiiert I 1987 IEEE Standard IEEE 1076 I 2004 IEC Standard IEC 61691-1-1 I regelmige berarbeitungen: VHDL93, VHDL02 A. Mder 4 Universitt Hamburg MIN-Fakultt Department Informatik VHDL - Konzepte VHDL-Einfhrung VHDL (cont.) Erweiterungen I Hardwaremodellierung/Zellbibliotheken IEEE 1164,IEEE 1076.4 I Hardwaresynthese IEEE 1076.3,IEEE 1076.6 I mathematische Typen und Funktionen IEEE 1076.2 I analoge Modelle und Simulation IEEE 1076.1 A. Mder 5 Universitt Hamburg MIN-Fakultt Department Informatik VHDL - Konzepte VHDL-Einfhrung VHDL (cont.) Links I http://tams-www.informatik.uni-hamburg.de/ research/vlsi/vhdl I http://www.vhdl.org I http://www.vhdl-online.de I http://en.wikipedia.org/wiki/VHDL I http://de.wikipedia.org/wiki/Very_High_Speed_ Integrated_Circuit_Hardware_Description_Language I http://www.asic-world.com/vhdl A. Mder 6 Universitt Hamburg MIN-Fakultt Department Informatik VHDL - sequenzieller Code VHDL-Einfhrung VHDL sequenziell I Typen, Untertypen, Alias-Deklarationen > skalar integer , real , character , boolean , bit , Aufzhlung > komplex line , string , bit_vector , Array, Record > Datei text , File > Zeiger Access I strikte Typbindung I Konvertierungsfunktionen I Objekte constant , variable , file A. Mder 7 Universitt Hamburg MIN-Fakultt Department Informatik VHDL - sequenzieller Code VHDL-Einfhrung VHDL sequenziell (cont.) I Operatoren 1 logisch and , or , nand , nor , xor , xnor 2 relational = , /= , < , <= , > , >= 3 schiebend sll , srl , sla , sra , rol , ror 4 additiv + ,- , & 5 vorzeichen + ,- 6 multiplikativ * , / , mod , rem 7 sonstig...
View Full Document

This note was uploaded on 09/09/2009 for the course EECS 318 taught by Professor Saab during the Fall '01 term at Case Western.

Page1 / 71

vhdlintro - Universitt Hamburg MIN-Fakultt Department...

This preview shows document pages 1 - 9. Sign up to view the full document.

View Full Document Right Arrow Icon
Ask a homework question - tutors are online