vhdl - Universit¨ at Hamburg MIN-Fakult¨ at Department...

Info iconThis preview shows pages 1–5. Sign up to view the full content.

View Full Document Right Arrow Icon

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full DocumentRight Arrow Icon

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full DocumentRight Arrow Icon
This is the end of the preview. Sign up to access the rest of the document.

Unformatted text preview: Universit¨ at Hamburg MIN-Fakult¨ at Department Informatik VHDL Kompakt Andreas M¨ader Universit¨ at Hamburg Fakult¨ at f¨ur Mathematik, Informatik und Naturwissenschaften Department Informatik Technische Aspekte Multimodaler Systeme http://tams-www.informatik.uni-hamburg.de Inhaltsverzeichnis 1 Konzepte von VHDL 1 1.1 Entwurfsparadigmen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 1.2 Bibliotheken und compilierbare Einheiten . . . . . . . . . . . . . . . . . . . . . 3 1.2.1 Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 1.2.2 Entity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 1.2.3 Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 1.2.4 Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 1.3 Simulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 2 Datentypen 11 2.1 Skalare . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 2.2 komplexe Typen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 2.3 Untertypen und Alias . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 2.4 Attribute . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 3 Bezeichner und Deklarationen 23 4 Ausdr¨ucke 26 5 Sequenzielle Beschreibungen 30 5.1 Anweisungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 5.2 Unterprogramme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 6 Signale 41 6.1 Deklaration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 6.2 Signalzuweisungen im Prozess . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 6.3 Implizite Typaufl¨osungen und Bustreiber . . . . . . . . . . . . . . . . . . . . . 44 6.4 Attribute . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 7 Konkurrente Beschreibungen 48 8 Strukturbeschreibungen 52 8.1 Hierarchische Beschreibungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52 8.1.1 Benutzung von Packages . . . . . . . . . . . . . . . . . . . . . . . . . . 55 8.1.2 Konfigurationen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 8.1.3 Parametrisierung von Entities durch generische Werte . . . . . . . . . 58 8.2 Strukturierende Anweisungen . . . . . . . . . . . . . . . . . . . . . . . . . . . 60 i INHALTSVERZEICHNIS 9 Bibliotheken und Packages 62 9.1 Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 9.2 VHDL-Einheiten, Dateien und Bibliotheken . . . . . . . . . . . . . . . . . . . . 64 A Syntaxbeschreibung 66 A.1 ¨ Ubersicht . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66 A.2 Bibliothekseinheiten . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 A.3 Deklarationen / Spezifikationen . . . . . . . . . . . . . . . . . . . . . . . . . .....
View Full Document

This note was uploaded on 09/09/2009 for the course EECS 318 taught by Professor Saab during the Fall '01 term at Case Western.

Page1 / 124

vhdl - Universit¨ at Hamburg MIN-Fakult¨ at Department...

This preview shows document pages 1 - 5. Sign up to view the full document.

View Full Document Right Arrow Icon
Ask a homework question - tutors are online