JFET’li Yükselteçler

JFET’li...

Info iconThis preview shows pages 1–3. Sign up to view the full content.

View Full Document Right Arrow Icon
209 ALAN ETK İ L İ TRANS İ STÖRLÜ YÜKSELTEÇLER 9.1 JFET’L İ YÜKSELTEÇLER JFET'in en önemli uygulama alanlar ı ndan biri yükselteç (amplifikatör) devreleridir. Di ğ er taraftan son y ı llarda say ı sal devrelerde de çok s ı k kullan ı lmaya ba ş lan ı lm ı ş t ı r. JFET'li amplifikatörlerin analizi ve tasar ı m ı e ş de ğ er devreler yard ı m ı ile yap ı l ı r. Devre analizinde kullan ı lan iki tip e ş de ğ er devre modeli vard ı r. Bunlar; Lineer veya küçük sinyal e ş de ğ er devresi, büyük sinyal veya lineer olmayan devrelerdir. Eleman ı n maksimum çal ı ş ma frekanslar ı n ı n alt ı nda çal ı ş mas ı alçak frekans devre modeline uygundur. Alçak frekans devre modelleri genellikle frekansa ba ğ l ı olmayan devre elemanlar ı ndan olu ş ur. Yüksek frekanslarda ise eleman ı n frekansla ilgili etkilerini gösterebilmek için, devreye kapasitans ve endüktanslar eklenebilir. Bu tip devre modellerine de yüksek frekans e ş de ğ er devre modeli denir. Alçak Frekans-Büyük Sinyal İ çin JFET Devre Modeli Alçak frekans-büyük sinyal için tasarlan ı lan devre modeline e ş de ğ er devre ismi de verilmektedir. JFET karakteristikleri, bipolar transistör karakteristiklerine biraz benzerlik göstermesine kar ş ı n, bu karakteristikler aras ı nda üç önemli fark vard ı r. Birinci fark, JFET'in kontrol parametresi ak ı mdan ziyade gerilim esas ı na ba ğ l ı olu ş udur. İ kinci fark, JFET'te giri ş gerilimi s ı f ı r iken ç ı k ı ş ak ı m ı n ı n akmas ı d ı r. Üçüncü fark ise; JFET karakteristik e ğ imlerinin belli bir e ğ ime sahip olduklar ı d ı r. Normal çal ı ş ma ş artlar ı alt ı nda JFET'te geytden sörs'e do ğ ru sinyal ak ı m ı hiç akmaz. Bu nedenle, geyt-sörs direnci kullan ı lan elemana ba ğ l ı olarak mega ohm'lar mertebesindedir. V GS 'nin I D ak ı m ı üzerindeki etkisi ise trandüktans e ş itli ğ i; V I = gm GS DS ile gösterilmi ş ti. V GS gerilimindeki de ğ i ş imler nedeni ile I D 'de meydana gelen de ğ i ş imler, dreyn-sörs devresinde gerilime Ba ğ ı ml ı ak ı m kayna ğ ı sembolü (gm.V GS ) ile ş ekil-9.1’de verilen e ş de ğ er devrede gösterilmi ş tir. Devrede V DS gerilimi artarken I D ak ı m ı da belli bir e ğ imle yükselir. V DS gerilimi ile I D ak ı m ı aras ı ndaki bu etkile ş im e ş de ğ er devrede dreyn-sörs aras ı na konulan r d iç direnci ile gösterilebilir. r d ’ nin de ğ eri JFET ve MOSFET için 10K ile 100K aras ı ndad ı r. E ş de ğ er devrenin ç ı k ı ş ı nda görülen r direnci, dreyn uç (terminal) direncidir. B ÖLÜM 9
Background image of page 1

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full Document Right Arrow Icon
210 r g V D r r d V DS gmVG S I DSS D 1 D 2 D 3 I D D G S + - Ş ekil-11.1 N Kanall ı JFET'in Sembolü ve piecewise-lineer modeli (E ş de ğ eri) E ş de ğ er devrede giri ş i temsil eden geyt-sörs aras ı ise PN biti ş imli diyoda benzer. Diyodun ileri yön ofset gerilimini V D kayna ğ ı , omik direncini ise rg direnci temsil eder. Geyt sörs'e
Background image of page 2
Image of page 3
This is the end of the preview. Sign up to access the rest of the document.

{[ snackBarMessage ]}

Page1 / 8

JFET’li...

This preview shows document pages 1 - 3. Sign up to view the full document.

View Full Document Right Arrow Icon
Ask a homework question - tutors are online