基于VerilogHDL的硬件描&egra

基于VerilogHDL的硬件描&egra

Info iconThis preview shows pages 1–11. Sign up to view the full content.

View Full Document Right Arrow Icon
2009-11-26 EE Dept. Of Tsinghua Univ 基于 VerilogHDL 的硬件 描述语言简介 张 希 [email protected]
Background image of page 1

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full Document Right Arrow Icon
2009-11-26 2 目录 HDL (硬件描述语言)及 Verilog HDL Verilog HDL 语法 设计描述层次 设计的测试与验证 有限状态机( FSM) Verilog HDL vs. VHDL
Background image of page 2
2009-11-26 3 目录 HDL (硬件描述语言)及 Verilog HDL Verilog HDL 语法 设计描述层次 设计的测试与验证 有限状态机( FSM) Verilog HDL vs. VHDL
Background image of page 3

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full Document Right Arrow Icon
2009-11-26 4 HDL (硬件描述语言) 目前工业界广泛使用的标准 HDL 主要 有两种: VHDL Verilog 绝大部分的仿真工具都支持 VHDL Verilog 的混合仿真; 对于大型可移植性系统而言, HDL 最佳选择。
Background image of page 4
2009-11-26 5 Verilog HDL Verilog HDL 是一种硬件描述语言,用于从 算法级、结构级、门级到开关级的多种抽象 设计层次的数字系统建模。 被建模的数字系统对象的复杂性可以介于开 关级电路(如 pmos/nmos )、简单的门(例 如库单元描述)和完整的复杂电子数字系统 之间(例如 CPU
Background image of page 5

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full Document Right Arrow Icon
2009-11-26 6 Verilog HDL Verilog HDL 语言具有下述描述能力: 设计的行为特性、设计的数据流特性、设 计的结构组成以及包含响应监控和设计验 证方面的时延和波形产生机制; 提供了编程语言接口( PLI ),通过该接 口可以在模拟、验证期间从设计外部访问 设计,包括模拟的具体控制和运行; 支持多个设计层次的混合层次建模。
Background image of page 6
2009-11-26 7 更重要的是 ... Verilog HDL 语言从 C 编程语言中继承了多种 操作符和结构,其核心子集非常易于学习和 使用--而这对大多数建模应用来说已经足 够。
Background image of page 7

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full Document Right Arrow Icon