LabArq_02b_Simulador

LabArq_02b_Simulador - UNIVERSIDADE FEDERAL DE SÃO CARLOS...

Info iconThis preview shows pages 1–7. Sign up to view the full content.

View Full Document Right Arrow Icon

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full DocumentRight Arrow Icon

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full DocumentRight Arrow Icon

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full DocumentRight Arrow Icon
This is the end of the preview. Sign up to access the rest of the document.

Unformatted text preview: UNIVERSIDADE FEDERAL DE SÃO CARLOS Campus de Sorocaba Laboratório de Arquitetura de Computadores Profa. Yeda Aula 2 – Introdução ao Simulador Quartus II (cont...) Modelagem Gráfica  Clique no ícone com a porta lógica AND na barra de ferramentas da janela, para inserir uma porta lógica; Elementos Lógicos  Porta Lógica:  Primitives  Logic  Portas iniciada com a letra b têm suas entradas ativo baixo;  porta NOR com duas (2) entradas ativo baixo: bnor2 Elementos Lógicos  Obs.: use o botão esquerdo do mouse para inserir várias portas e a tecla Esc quando finalizar.  A porta lógica será implementada no FPGA, portanto é necessário definir um pino de I/O para as entradas e saídas, indicando uma conexão externa ao FPGA (led e pushbutton).  Insira os pinos de I/O da mesma forma que a porta lógica, escolhendo: Primitives – Pin – Input/Output  Posicione os pinos próximos às entradas e saída da porta;  Conecte os pinos à porta lógica:  posicione o mouse em um dos terminais, o ícone mudará para o símbolo de interconexão, arraste até o outro terminal e solte. Modelagem Gráfica Figure 1.12 Active low OR-gate schematic example with I/O pins connected. Elementos Lógicos  Atribua os nomes PB1 e PB2 aos pinos de entrada e LED ao pino de saída: Clique com o botão direito sobre o pino e escolha “Propriedades”;  Uma vez que os pushbuttons (PB) e leds são soldados na placa e já conectados aos pinos do FPGA através da placa de circuito impresso, é necessário definir qual pino físico (real) do FPGA corresponderá a PB1 e PB2;  Menu...
View Full Document

This note was uploaded on 09/12/2011 for the course DPQ 09 taught by Professor Johncarpenter during the Spring '08 term at UFSCar.

Page1 / 21

LabArq_02b_Simulador - UNIVERSIDADE FEDERAL DE SÃO CARLOS...

This preview shows document pages 1 - 7. Sign up to view the full document.

View Full Document Right Arrow Icon
Ask a homework question - tutors are online