PPT-02 - 2 CPU 2.1 2.2 2.3 2.4 2.5 2.6 2.1 CPU CPU CPU 2.1...

Info iconThis preview shows pages 1–8. Sign up to view the full content.

View Full Document Right Arrow Icon
2 CPU 与指令系统 2.1 基本概念 2.2 指令周期 2.3 指令的执行过程 2.4 指令的流水执行 2.5 指令和数据的寻址方式 2.6 指令系统分类
Background image of page 1

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full DocumentRight Arrow Icon
2.1 CPU 基本概念 CPU 基本功能 指令控制 操作控制 数据运算 异常和中断处理 CPU 扩展功能 存储管理 数据缓存 总线管理 功耗管理
Background image of page 2
2.1 CPU 基本概念 CPU 的基本构成: 控制器,运算器,寄存器 , [cache MMU] 寄存器 :用于(临时)存放各种信息。 指令寄存器 IR ):存放当前执行的指令,为指令译码器提供指令信息。 程序计数器 PC ):存放指令的地址,从存储器取指令时根据 PC 值进行。 数据寄存器 DR ):存放操作数和运算结果,以减少访问存储器的次数。 地址寄存器 AR ):存放操作数的地址。 状态寄存器 SR ):存储运算中的状态,作为控制程序的条件。 数据通路: 寄存器与 ALU 之间传递信息的线路。通常有 2 种建立方法 数据总线 (单总线,双总线,多总线) 专用通路 (如 MIPS
Background image of page 3

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full DocumentRight Arrow Icon
数据总线结构 在各寄存器以及 ALU 之间 建立一条或几条公共的数 据总线,寄存器间的数据 传输通过这些总线完成。 一条总线可以连接多个部 件, 总线连接方式可以减 少线路的数量。 总线上可以有多个部件同 时接收数据,但任一时刻 只能有一个部件向同一条 总线发送数据。 常用的是 单总线结构 ,即 数据通路只用一条总线构 成,一次传输一个数据。 指令译码 / 控制器 IR PC MAR MDR R 0 R n - 1 Y SR Z A B ALU 存储 控制 信号 地址总线 数据总线
Background image of page 4
专用通路结构 在各寄存器与 ALU 之间根据指令执行过程中的操作和数据流向来 安排功能部件并 建立相应的数据传输通路 每条数据传输通路都是 专用的,不共享使用 在数据传输和操作中可以做到 互不相关 控制比较简单 ,各寄存 器之间的数据传输可以并行进行,从而达到 较高的性能 x4 4 x4 ALU 符号扩展 PC IR 指令 存储器 数据 存储器 数据 寄存 I 25-0 [PC+4] 31-28 PC+4 Target A Dx Rx I 20-16 IRWrite PCWrite I 25-21 RegDst ALUOp MemWrite MemtoReg MemRead Jump PCSource ALUSource RegWrite Ry Add Dy Rz I 15-11 Do B Dz Di I 15-0 控制器
Background image of page 5

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full DocumentRight Arrow Icon
时间概念 指令周期 是从一条指令的启动到下一条指令的启动的 时间间隔。 机器周期 指令周期中包含若干个 基本操作步骤 ,如访 问存储器和运算等。 每个基本操作的时间 为机器周期。 时钟周期 是计算机 时钟主频的周期 一个机器周期可以包含若干个时钟周期
Background image of page 6