Chap06_CMOS���輯��&aeli

Chap06_CMOS���輯��&a...

Info iconThis preview shows pages 1–8. Sign up to view the full content.

View Full Document Right Arrow Icon

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full DocumentRight Arrow Icon

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full DocumentRight Arrow Icon

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full DocumentRight Arrow Icon

Info iconThis preview has intentionally blurred sections. Sign up to view the full version.

View Full DocumentRight Arrow Icon
This is the end of the preview. Sign up to access the rest of the document.

Unformatted text preview: Chap.6 CMOS 基 本 邏 輯 閘 暫 態 特 性 分 析 模 擬 CMOS 基本邏輯閘 基本邏輯閘 基本邏輯閘 基本邏輯閘 暫態特性分析模擬 暫態特性分析模擬 暫態特性分析模擬 暫態特性分析模擬 Chap.6 Chap.6 CMOS 基 本 邏 輯 閘 暫 態 特 性 分 析 模 擬 CMOS Inverter 暫態特性 in out Chap.6 CMOS 基 本 邏 輯 閘 暫 態 特 性 分 析 模 擬 PULSE 指令 pulse( Vi Vp D Tr Tf Pw Pp) Vi : Initial voltage Vp : Peak voltage D : Initial delay Tr : Rise time Tf : Fall time Pw : Pulse width Pp : Pulse period Chap.6 CMOS 基 本 邏 輯 閘 暫 態 特 性 分 析 模 擬 PULSE 指令 Vi Vp D Tr Tf Pw Pp Chap.6 CMOS 基 本 邏 輯 閘 暫 態 特 性 分 析 模 擬 pulse( 0 3.3 10n 2n 2n 10n 20n) PULSE 指令 Chap.6 CMOS 基 本 邏 輯 閘 暫 態 特 性 分 析 模 擬 0 5 10 15 20 25 30 35 40 45 50 Time (ns)-0.5 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 Voltage (V) V1 1 0 pulse(0 3.3 4n 1n 2n 7n 20n) 3.3V 0V 4ns 20ns 7ns 1ns 2ns PULSE 指令 Chap.6 Chap....
View Full Document

Page1 / 19

Chap06_CMOS���輯��&a...

This preview shows document pages 1 - 8. Sign up to view the full document.

View Full Document Right Arrow Icon
Ask a homework question - tutors are online