Apprendre_l__Electronique_en_Partant_de_Z_ro_-_Niveau_1_-_Le_ons_01___28

Ce dplacement sobtient en appliquant une tension

Info iconThis preview shows page 1. Sign up to view the full content.

View Full Document Right Arrow Icon
This is the end of the preview. Sign up to access the rest of the document.

Unformatted text preview: , prenez une feuille à petits carreaux et tracez-y une première ligne en bas correspondant à la Source, et une seconde ligne en haut, correspondant à la tension de l’alimentation (voir figure 486). Si la tension relevée entre le positif de la pile et la Source du FET est de 13,2 volts (voir figure 484), tracez deux lignes sur le papier à petits carreaux, à une distance de 13,2 petits carreaux l’une de l’autre. Sur la même feuille de papier, tracez une troisième ligne correspondant aux 6,6 volts (voir figure 486), qui devraient correspondre à la valeur de tension présente sur le Drain. En admettant que le FET amplifie 12 fois un signal, en appliquant sur la Gate un signal sinusoïdal de 1 volt crête à crête, c’est-à-dire composé d’une demionde positive de 0,5 volt et d’une demionde négative de 0,5 volt (voir figure 486), on obtiendra sur le Drain une sinusoïde qui atteindra une valeur maximale de 12 volts crête à crête, mais dont la polarité sera inversée. Pour comprendre la raison de cette inversion de polarité de la sinusoïde, il suf fit d’obser ver les dessins des figures 482 et 483. En fait, si l’on pousse la Gate vers le haut, le Drain se baisse, tandis que si on pousse la Gate vers le bas, le Drain se lève. On retrouvera donc la demi-onde positive de 0,5 volt, 12 fois amplifiée, sur le Drain avec une polarité négative ELECTRONIQUE et Loisirs magazine 200 Etant donné que ces deux tensions sont supérieures aux 6,6 volts présents sur le Drain, le signal amplifié devrait théoriquement être brutalement “coupé” sur les deux extrémités, comme pour le transistor conventionnel. En fait, les FET, corrigeront cet excès de signal en essayant d’arrondir, dans les limites du possible, les deux extrémités (voir figure 487). Donc, si on amplifie un signal de façon exagérée mais avec un FET, notre oreille ne percevra pas la distorsion qu’elle peut percevoir avec un transistor conventionnel, parce que le signal restera très similaire à une onde sinusoïdale. Il faut toujours se rappeler que, en raison des tolérances des résistances, on parvient difficilement à obtenir une tension égale à la moitié de l’alimentation entre le Drain et la Source. Donc, pour éviter que les deux extrémités de la sinusoïde ne subissent plus de déformations, on pourra adopter l’une de ces trois solutions suivantes : Solution 1 : On applique sur la Gate des signaux dont l’amplitude est inférieure au maximum acceptable. Donc, plutôt que d’appliquer des signaux de 1 volt crête à crête sur l’entrée, on pourra se limiter à des signaux de 0,8 volt crête à crête, c’est-à-dire à des signaux composés d’une demi-onde positive et d’une demionde négative de 0,4 volt. Cours d’Electronique – Premier niveau LE COURS De cette façon, même si une tension de 8 volts se trouve sur le Drain au lieu d’une tension de 6,6 volts, le signal restera toujours à l’intérieur du tracé, même s...
View Full Document

This document was uploaded on 09/23/2013.

Ask a homework question - tutors are online