End endgenerate generate propagation generate for i 1

  • No School
  • AA 1
  • 7

This preview shows page 5 - 7 out of 7 pages.

end endgenerate // generate & propagation generate for (i = 1; i < N + 1; i = i + 1) begin: c assign carry[i] = g[i-1] | (p[i-1] & carry[i-1]); end endgenerate // carry for each stage generate for (i = 0; i < N; i = i + 1) begin: sum assign S[i] = p[i] ^ carry[i]; end endgenerate // sum assign Cout = carry[N]; endmodule Експериментални резултати Извършен е хардуерен синтез на описаните суматори за CPLD схема от вида CoolRunnerII XC2C256-7 на фирмата Xilinx. В таблица 3 е направено кратко сравнение на използваните ресурси – за суматора с последователен пренос (RCA) за суматора с ускорен последователен пренос (CLA). Таблица 3 разрядност Закъснение [ns] Макроклетки Конюнкции Функционални
Image of page 5
RCA / CLA RCA / CLA RCA / CLA блокове (RCA / CLA) 4-bit 18.1 / 18.1 8 / 8 26 / 26 12 / 12 8-bit 39.3 / 39.3 16 / 16 50 / 50 33 / 33 16-bit 87.0 / 65.8 36 / 36 92 / 96 65 / 64 32-bit 171.8 / 129.4 72 / 72 186 / 192 123 / 116 На фиг.6 е дадено графично сравнение на двата разгледани суматора по бързодействие според тяхната разрядност. Фиг. 6. Сравнение на бързодействието при двете архитектури на суматори От представените данни се вижда, че при 16 битовия CLA суматор увеличението на бързодействието е с 24.37% спрямо RCA архитектурата, а при 32 битовия – с 24.68% в полза на CLA. За сметка на това увеличението на използваните ресурси за CLA спрямо RCA по отношение на И-членовете (конюнкции) при 16 битова и 32 битова разрядност е съответно 4.35% и 3.23%. Това показва, че при по- висока разрядност използването на CLA архитектура е по-уместно. Заключение В статията е разгледан модул за сумиране с кодов преобразувател, даващ възможност за работа с числа със знак. Проведени са експерименти на базата на програмируема логическа схема от типа CPLD и е направен анализ на бързодействието на две архитектури – RCA и CLA. Вграждането на няколко модула в рамките на един чип дава възможност за извършване на паралелни изчисления, което е от особена важност при редица бързи устройства, като например изграждането на изкуствени невронни мрежи. Използвана литература [1.] Павлитов К., Горбунов Я., Програмируеми логически схеми в електромеханиката, Технически Университет – София, ISBN 978-954-438-645-0, 2007 [2.] Harris D., Harris S., Digital Design and Computer Architecture, Second Edition, USA, Morgan Kaufmann - Elsevier, ISBN 978-0-12-394424-5. 2013 [3.] Mano M., Digital Design, Los Angeles, USA, Prentice Hall, ISBN-10 8120320956, 2002
Image of page 6
[4.] Palnitkar S., Verilog HDL, USA, SunSoft Press, ISBN-10 0134516753, 1996
Image of page 7

You've reached the end of your free preview.

Want to read all 7 pages?

  • Fall '19

What students are saying

  • Left Quote Icon

    As a current student on this bumpy collegiate pathway, I stumbled upon Course Hero, where I can find study resources for nearly all my courses, get online help from tutors 24/7, and even share my old projects, papers, and lecture notes with other students.

    Student Picture

    Kiran Temple University Fox School of Business ‘17, Course Hero Intern

  • Left Quote Icon

    I cannot even describe how much Course Hero helped me this summer. It’s truly become something I can always rely on and help me. In the end, I was not only able to survive summer classes, but I was able to thrive thanks to Course Hero.

    Student Picture

    Dana University of Pennsylvania ‘17, Course Hero Intern

  • Left Quote Icon

    The ability to access any university’s resources through Course Hero proved invaluable in my case. I was behind on Tulane coursework and actually used UCLA’s materials to help me move forward and get everything together on time.

    Student Picture

    Jill Tulane University ‘16, Course Hero Intern

Stuck? We have tutors online 24/7 who can help you get unstuck.
A+ icon
Ask Expert Tutors You can ask You can ask You can ask (will expire )
Answers in as fast as 15 minutes
A+ icon
Ask Expert Tutors