2 si mantiene la tabella delle pagine in memoria centrale e un registro di base

2 si mantiene la tabella delle pagine in memoria

This preview shows page 4 - 6 out of 7 pages.

2. si mantiene la tabella delle pagine in memoria centrale e un registro di base della tabella delle pagine (page- table base register – PTRB) punta alla tabella stessa. Il cambio delle tabelle delle pagine richiede soltanto di modificare questo registro, riducendo il tempo dei cambi di contesto. Con questo metodo però l’accesso alla memoria è rallentato. Una soluzione consiste nell’impiegare una piccola cache (TLB) in cui ogni suo elemento è costituito da due parti: una chiave e un valore. Il TLB contiene una piccola parte degli elementi della tabella delle pagine; quando la cpu genera un indirizzo logico, si presenta il suo numero di pagina al TLB, se tale numero è presente, il corrispondente blocco di memoria è immediatamente disponibile e si usa per accedere alla memoria; altrimenti si ha un insuccesso del TLB e si deve consultare la tabella delle pagine nella memoria. Quando il TLB è pieno, il sistema operativo può decidere si sostituirne un elemento, eliminando, per esempio scartando l’elemento usato meno recentemente o usando un criterio di scelta casuale. Alcuni elementi possono essere vincolati, per esempio elementi per il codice del nucleo. Alcuni TLB memorizzano gli identificatori dello spazio di indirizzi (ASID) in ciascun elemento del TLB --> ciò garantisce la protezione del processo corrispondente. PROTEZIONE In un ambiente paginato, la protezione della memoria è assicurata dai bit di protezione associati a ogni blocco di memoria --> normalmente tali bit si trovano nella tabella delle pagine e possono determinare se una pagina si può leggere e scrivere o solamente leggere. Di solito si associa un ulteriore bit (bit di validità) a ciascun elemento della tabella delle pagine. valido: la pagina corrispondente è nello spazio d’indirizzi logici del processo non valido: la pagina non è nello spazio logico di indirizzi del processo-->indirizzo illegale. Capita raramente che un processo utilizzi tutto il suo intervallo di indirizzi, perciò in alcune architetture ci sono dei registri di lunghezza della tabella delle pagine (PTLR) che indicano la dimensione della tabella e controlla che ogni indirizzo logico sia valido. STRUTTURA DELLA TABELLA DELLE PAGINE Gerarchica In un ambiente che dispone di uno spazio di indirizzi logici molto grande, la tabella delle pagine è altrettanto grande, perciò è consigliabile evitare di collocare questa tabella in modo contiguo nella memoria centrale, suddividendola in parti più piccole. Usando un algoritmo di paginazione a due livelli, si può paginare la stessa tabelle delle pagine. L’indirizzo logico è quindi diviso in: numero di pagina o indice della tabella delle pagine di primo livello (tabella esterna delle pagine) Capitolo 9 4
Image of page 4
o scostamento all’interno della pagina indicata dalla tabella esterna delle pagine scostamento Questo metodo si chiama anche tabella delle pagine ad associazione diretta.
Image of page 5
Image of page 6

You've reached the end of your free preview.

Want to read all 7 pages?

  • Fall '17
  • Alberto CESELLI
  • Sistema operativo, Memory management unit, Físico, Memoria, Informazione

  • Left Quote Icon

    Student Picture

  • Left Quote Icon

    Student Picture

  • Left Quote Icon

    Student Picture

Stuck? We have tutors online 24/7 who can help you get unstuck.
A+ icon
Ask Expert Tutors You can ask You can ask You can ask (will expire )
Answers in as fast as 15 minutes