382 Basic Terminology 383 Data Volume and Test Application Time 384 EDT Reduces

382 basic terminology 383 data volume and test

This preview shows page 9 - 11 out of 11 pages.

Embedded Deterministic Test (EDT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 382 Basic Terminology. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 383 Data Volume and Test Application Time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 384 EDT Reduces Test Data Volume and Application Time. . . . . . . . . . . . . . . . . . . . . . . . . . . . 385 ATPG With EDT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 386 EDT Test Application Process. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 387 Example Results of EDT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 388 EDT Decompressor Logic With XPress Compactor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 389 The Decompressor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 390 Test Pattern Decompression . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 391 The Compactor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 392 EDT Compression Inside of Tessent Shell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 393 Tessent Shell EDT Flows and Usage. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 394 EDT Logic Creation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 395 Default Flow: Post-Core-Synthesis With Wrapper . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 396 Summary: ATPG and EDT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 397 Lab 8: Tessent Shell EDT Internal RTL Flow Using Tessent ® TestKompress ® . . . . . . . . . 398 Module 9 Additional Test Methodologies and Topics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 399 Objectives . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 399 The Need for a New Fault Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 400 What Is a User-Defined Fault Model (UDFM)? . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 401 ATPG Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 403 Defining Test Alternatives. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 404 Gate-Exhaustive UDFM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 405 ATPG With UDFMs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 407 Cell-Aware ATPG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408 Targeting Cell-Internal Defects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 409 Layout Extraction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 410 Fault Simulations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 412 Cell-Aware UDFM Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 413 Cell-Aware Methodology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 414 Summary of Steps in the Cell-Aware Characterization Flow . . . . . . . . . . . . . . . . . . . . . . . . 415 UDFM Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 416 More Information. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 417 Why Low-Power Test? . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 418 Low-Power / Power-Aware ATPG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 419 Control and Observe Test Cube. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 420 Reducing Switching Activity: Shift (Non-EDT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 421 Reducing Switching Activity: Shift (EDT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 422 Limiting Switching During Capture (EDT and Non-EDT). . . . . . . . . . . . . . . . . . . . . . . . . . 423 Basic Usage Flow for Low-Power ATPG (EDT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424
Image of page 9
Table of Contents 10 Tessent: Scan and ATPG EDT Power Control Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 425 Load/Response Shift Switching Activity. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 426 Low-Power ATPG Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 427 Example 1: Power Metrics Reporting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 428 Example 2: Power Metrics Reporting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 429 Example 3: Power Metrics Reporting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 430 Example 4: Pattern Filtering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 431 Low-Power / Power-Aware Test Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 432 IEEE1801 (UPF 2.0) and CPF 1.1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 433 Usage Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 434 Test Sequencing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 437 Power On/Off During Scan Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 438 Testing Low Power Components. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 439 More Information. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 440 On-Chip Clock Control (OCC) Requirements. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 441 Design Placement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 442 Clock Controller Schematic. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 443 Functional Mode Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 444 Programmable Length Shift Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 445 Shift Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 446 Slow Capture Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 447 Timing Diagram for Slow Capture Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 448 Scan Enable Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 449 Fast Capture Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 450 Timing Diagram for Fast Capture Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 451 Clock Control Logic Design and Application Note. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 452 Overview: Where to Get Help . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 453 Accessing SupportNet Material. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 454 Customer Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 455 Course Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 457 Related Courses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 460 Products: Tessent Silicon and Yield Analysis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 461 Lab 9: Demo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 463 Appendix A DFTVisualizer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 465 Objectives . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 465 DFTVisualizer Debugging Environment. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 466 DFTVisualizer Windows . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 467 Troubleshooting a DRC Violation in DFTVisualizer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 470 Troubleshooting a DRC Violation in the Debug Window . . . . . . . . . . . . . . . . . . . . . . . . . . 472 Adding an Instance to the Design Window . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 473 Expand Design Cells to Examine Content Details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 474 Primitive Level Highlights. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 475 Example 1: set_gate_level Primitive and report_gates . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 476 Example 2: set_gate_level Primitive and report_gates . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 477 Reporting Fault Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 478 Constraint Reporting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 479
Image of page 10
Table of Contents Tessent: Scan and ATPG 11 Adding Test Procedure Values to the Debug Window . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 480 Tracing Back to a DRC Violation X Source . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 481 Tracing Down a Level of Hierarchy in the Design Window. . . . . . . . . . . . . . . . . . . . . . . . . 482 The Data Window . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 483 The Data Window With Clock Cone Information. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 484 The Browser and Signals Window . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Image of page 11

  • Left Quote Icon

    Student Picture

  • Left Quote Icon

    Student Picture

  • Left Quote Icon

    Student Picture